中国BGA返修台行业第一品牌
CN   |   EN
  • 1
  • 2
  • 3
  • 4
新闻资讯 / News
联系我们 / Contact

深圳市鼎华科技发展有限公司

深圳总公司

联系人:张先生 手机:18902853808

电话:0755-29091833 29091633

传真:0755-29091622

· 您现在的位置 :首页 > 新闻资讯 > 行业新闻

BGA、TAB、零件、封装及Bonding制程

时间:2014-05-22 14:27:48 来源:鼎华科技 点击: 3528次

1Active parts(Devices) 主动零件
指半导体类之各种主动性集成电路器或晶体管,相对另有 PassiveParts被动零件,如电阻器、电容器等。
2Array 排列,数组
系指通孔的孔位,或表面黏装的焊垫,以方格交点式着落在板面上(即矩阵式)的数组情形。常见"针脚格点式排列"的插装零件称为 PGA(Pin Grid Array),另一种"球脚格点矩阵式排列"的贴装零件,则称为 BGA(Ball Grid Array)
3
ASIC 特定用途的集成电路器
Application-Specific Integrated Circuit
,如电视、音响、录放机、摄影机等各种专用型订做的 IC 即是。
4
Axial-lead 轴心引脚
指传统圆柱式电阻器或电容器,均自两端中心有接脚引出,用以插装在板子通孔中,以完成其整体功能。
5Ball Grid Array 球脚数组(封装)
是一种大型组件的引脚封装方式,与 QFP的四面引脚相似,都是利用SMT锡膏焊接与电路板相连。其不同处是罗列在四周的"一度空间"单排式引脚,如鸥翼形伸脚、平伸脚、或缩回腹底的J型脚等;改变成腹底全面数组或局部数组,采行二度空间面积性的焊锡球脚分布,做为芯片封装体对电路板的焊接互连工具。BGA 1986Motorola公司所开发的封装法,先期是以 BT有机板材制做成双面载板(Substrate),代替传统的金属脚架(Lead Frame) IC进行封装。BGA最大的好处是脚距 (Lead Pitch)比起 QFP要宽松很多,目前许多QFP的脚距已紧缩到 12.5mil 甚至 9.8mil 之密距 ( P5 笔记型计算机所用 Daughter Card 320 CPU 的焊垫即是,其裸铜垫面上的焊料现采 Super Solder法施工),使得PCB的制做与下游组装都非常困难。但同功能的CPU若改成腹底全面方阵列脚的BGA方式时,其脚距可放松到 50 60mil,大大舒缓了上下游的技术困难。目前BGA约可分五类,即:(1)塑料载板(BT) P-BGA(有双面及多层),此类国内已开始量产。(2)陶瓷载板的C-BGA(3)TAB方式封装的 T-BGA(4)只比原芯片稍大一些的超小型m-BGA(5)其它特殊 BGA ,如 Kyocera 公司的 D-Bga (Dimpled) ,olinM-BGA Prolinx公司的V-BGA等。后者特别值得一提,因其产品首先在国内生产,且十分困难。做法是以银膏做为层间互连的导电物料,采增层法(Build Up)制做的 V-BGA (Viper) ,此载板中因有两层厚达10mil以上的铜片充任散热层,故可做为高功率(56W)大型IC的封装用途。
67Beam Lead 光芒式的平行密集引脚
是指"卷带自动结合"(TAB)式的载体引脚,可将裸体芯片直接焊接在TAB的内脚上,并再利用其外脚焊接在电路板上,这种做为芯片载体的梁式平行密集排列引脚,称为 Beam Lead
8
Bonding Wire 结合线
指从 IC 内藏的芯片与引脚整间完成电性结合的金属细线而言,常用者有金线及铝线,直径在 1-2mil之间。
9Bump 突块
指各种突起的小块,如杜邦公司一种 SSD 制程(Selective Solder Deposit)中的各种 Solder Bump 法,即"突块"的一种用途(详见电路板信息杂志第 48 P.72)又,TAB 之组装制程中,芯片(Chip)上线路面的四周外围,亦做有许多小型的焊锡或黄金"突块"(面积约 1μ2 ),可用以反扣覆接在 TAB 的对应内脚上,以完成"晶粒"(Chip)"载板"(PCB)各焊垫的互连。此"突块"之角色至为重要,此制程目前国内尚未推广。
10Bumping Process凸块制程
指在线路完工的晶圆表面,再制做上微小的焊锡凸块(或黄金凸块),以方便下游进行 TABFlip Chip等封装与组装制程。这种尺寸在1mm左右的微小凸块,其制作技术非常困难,国内至今尚未投入生产。
11
C4 Chip JointC4芯片焊接
利用锡铅之共融合金(63/37) 做成可高温软塌的凸球,并定构于芯片背面或线路正面,对下游电路板进行"直接安装"(DCA),谓之芯片焊接。C4IBM公司二十多年前所开故的制程,原指"对芯片进行可控制软塌的芯片焊接"(Controlled Collapsed Chip Connection),现又广用于 P-BGA对主机板上的组装焊接,是芯片连接以外的另一领域塌焊法。
12
Capacitance 电容
当两导体间有电位差存在时,其介质之中会集蓄电能量,些时将会有"电容"出现。其数学表达方式CQV,即电容(法拉)=电量(库伦)/电压(伏特)。若两导体为平行之平板(面积 A),而相距 d,且该物质之介质常数(Dielectric Constant)ε时,则CεAd。故知当Ad不变时,介质常数愈低,则其间所出现的电容也将愈小。
13
Castallation堡型集成电路器
是一种无引脚大型芯片(VLSI)的瓷质封装体,可利用其各垛口中的金属垫与对应板面上的焊垫进行焊接。此种堡型 IC 较少用于一般性商用电子产品,只有在大型计算机或军用产品上才有用途。
14Chip Interconnection芯片互连
指半导体集成电路(IC)内心脏部份之芯片(Chip),在进行封装成为完整零件前之互连作业。传统芯片互连法,是在其各电极点与引脚之间采打线方式 (Wire Bonding) 进行;后有"卷带自动结合"(TAB)法;以及最先进困难的"覆晶法" (Flip Chip)。后者是近乎裸晶大小的封装法(CSP),精密度非常高。
15
Chip on Board 芯片黏着板
是将集成电路之芯片,以含银的环氧树脂胶,直接贴合黏着在电路板上,并经由引脚之"打线"(Wire Bonding)后,再加以适当抗垂流性的环氧树脂或硅烷(Silicone)树脂,将 COB 区予以密封,如此可省掉集成电路的封装成本。一些消费级的电子表笔或电子表,以及各种定时器等,皆可利用此方式制造。该次微米级的超细线路是来自铝膜真空蒸着(Vacuum Deposit),精密光阻,及精密电浆蚀刻(Plasma Etching)法所制得的晶圆。再将晶圆切割而得单独芯片后,并续使晶粒在定架中心完成焊装(Die Bond)后,再经接脚打线、封装、弯脚成型即可得到常见的 IC。其中四面接脚的大型 IC(VLSI)又称"Chip Carrier芯片载体",而新式的 TAB 也是一种无需先行封装的"芯片载体"。又自 SMT 盛行以来,原应插装的电阻器及电容器等,为节省板面组装空间及方便自动化起见,已将其卧式轴心引脚的封装法,更改而为小型片状体,故亦称为片状电阻器 Chip Resistor ,或片状电容器 Chip Capacitor等。又,Chips是指钻针上钻尖部份之第一面切削刃口之崩坏,谓之Chips
16Chip On Glass晶玻接装(COG) (芯片对玻璃电路板的直接安装)
液晶显像器 (LCD) 玻璃电路中,其各ITO(Indium Tin Oxide)电极,须与电路板上的多种驱动 IC互连,才能发挥显像的功能。目前各类大型IC仍广采QFP封装方式,故须先将 QFP安装在PCB上,然后再用导电胶(Ag/Pd膏、Ag膏、单向导电胶等) 与玻璃电路板互连结合。新开故的做法是把驱动用大型IC (Driver LSI)Chip,直接用"覆晶"方式扣装在玻璃板的ITO电极点上,称为 COG法,是一很先进的组装技术。类似的说法尚有COF(Chip on Film)等。Conformal Coating 贴护层,护形完成零件装配的板子, 为使整片板子外形受到仔细的保护起见,再以绝缘性的涂料予以封护涂装,使有更好的信赖性。一般军用或较高层次的装配板,才会用到这种外形贴护层。
17
Chip 晶粒、芯片、片状
各种集成电路(IC)封装体的心脏位置处,皆装有线路密集的晶粒(Dies)或芯片(Chip),此种小型的"线路片",是从多片集合的晶圆(Wafer)上所切割而来。
18Daisy Chained Design菊瓣环设计
指由四周"矩垫"紧密排列所组成之方环状设计,如同菊瓣依序罗列而成的花环。常见者如芯片外围之电极垫,或板面各式QFP之焊垫均是。
19
Device 电子组件
是指在一独立个体上,可执行独立运作的功能,且非经破坏无法再进一步区分其用途的基本电子零件。
20Dicing芯片分割
指将半导体晶圆(Wafer),以钻石刀逐一切割成电路体系完整的芯片 (Chip)或晶粒(Die)单位,其分割之过程称为Dicing
21Die Attach晶粒安装
将完成测试与切割后的良好晶粒,以各种方法安装在向外互连的引线架体系上(如传统的Lead Frame或新型的 BGA载板),称为"安晶"。然后再自晶粒各输出点 (Output)与脚架引线间打线互连,或直接以凸块(Bump)进行覆晶法 (Flip Chip)结合,完成 IC的封装。上述之"晶粒安装",早期是以芯片背面的镀金层配合脚架上的镀金层,采高温结合(T. C. Bond)或超音波结合 (U. C. Bond)下完成结合,故称为 Die Bond。但目前为了节省镀金与因应板面"直接晶粒安装"(DCACOB)之新制程起见,已改用含银导热胶之接着,代替镀金层熔接,故改称为"Die Attach"
22Die Bonding 晶粒接着
Die
亦指集成电路之心脏部份,系自晶圆(Wafer)上所切下一小片有线路的"晶粒",以其背面的金层,与定架(Lead Frame)中央的镀金面,做瞬间高温之机械压迫式熔接(Thermo Compression Bonding,T.C.Bonding)或以环氧树脂之接着方式予以固定,称为 Die Bond,完成 IC 内部线路封装的第一步。
23
Diode 二极管
为半导体组件"晶体管"(Transistor)之一种,有两端点接在一母体上,当所施加电压的极性大小不同时,亦将展现不同导体性质。另一种"发光二极管"可代替仪表板上各种颜色的发光点,比一般灯泡省电又耐用。目前二极管已多半改成 SMT 形式,图中所示者即为 SOT-23 之解剖图。
24DIP(Dual Inline Package)双排脚封装体
指具有双排对称接脚的零件,可在电路板的双排对称脚孔中进行插焊。此种外形的零件以早期的各式 IC 居多,而部份"网状电阻器"亦采用之。
25Discrete Component 散装零件
指一般小型被动式的电阻器或电容器,有别于主动零件功能集中的集成电路。
26
Encapsulating囊封、胶囊
为了防水或防止空气影响,对某些物品加以封包而与外界隔绝之谓。
27End Cap 封头
SMD 一些小型片状电阻器或片状电容器,其两端可做为导电及焊接的金属部份,称为End Cap
28
Flat Pack 扁平封装(之零件)
指薄形零件,如小型特殊的 IC 类,其两侧有引脚平行伸出,可平贴焊接在板面,使组装品的体积或厚度得以大幅降低,多用于军品,是SMT的先河。
29Flip Chip覆晶,扣晶
芯片在板面上的反扣直接结合,早期称为 Facedown Bonding,是以凸出式金属接点(Gold Bump Solder Bump)做连接工具。此种凸起状接点可安置在芯片上,或承接的板面上,再用 C4焊接法完成互连。是一种芯片在板面直接封装兼组装之技术 (DCACOB)
30Four Point Twisting四点扭曲法
本法是针对一些黏焊在板面上的大型QFP,欲了解其各焊点强度如何的一种外力试验法。即在板子的两对角处设置支撑点,而于其它两对角处施加压力,强迫板子扭曲变形,并从其变形量与压力大小关系上,观察各焊点的强度。
31Gallium Arsenide(GaAs) 砷化镓 
是常见半导体线路的一种基板材料,其化学符号为GaAs,可用以制造高速IC组件,其速度要比以硅为芯片基材者更快。
32Gate Array闸极数组,闸列
是半导体产品的基本要素,指控制讯号入口之电极,习惯上称之为""
33Glob Top圆顶封装体
指芯片直接安装于板面(Chip-On-Board)的一种圆弧外形胶封体(Encapsulant) 或其施工法而言。所用的封胶剂有环氧树脂、硅树脂(Silicone,又称聚硅酮) 或其等混合胶类。
34Gull Wing Tead 鸥翼引脚
此种小型向外伸出的双排脚,是专为表面黏装 SOIC 封装之用,系 1971 年由荷兰 Philips 公司所首先开发。此种本体与引脚结合的外形,很像海鸥展翅的样子,故名"鸥翼脚"。其外形尺寸目前在 JEDEC MS-012 -013 规范下,已经完成标准化。
35
Integrated Circuit(IC) 集成电路器
在多层次的同一薄片基材上(硅材),布置许多微小的电子组件(如电阻、电容、半导体、二极管、晶体管等),以及各种微小的互连(Interconnection)导体线路等,所集合而成的综合性主动零件,简称为 I.C.
36J-Lead J 型接脚
PLCC(Plastic Leaded Chip Carrier)"塑料晶()片载体"( VLSI) 的标准接脚方式,由于这种双面接脚或四面脚接之中大型表面黏装组件,具有相当节省板子的面积及焊后容易清洗的优点,且未焊装前各引脚强度也甚良好不易变形,比另一种鸥翼接脚(Gull Wing Lead)法更容易维持"共面性"(Coplanarity),已成为高脚数SMD 在封装(Packaging)及组装(Assembly)上的最佳方式。
37Lead 引脚,接脚
电子组件欲在电路板上生根组装时,必须具有各式引脚而用以完成焊接与互连的工作。早期的引脚多采插孔焊接式,近年来由于组装密度的增加,而渐改成表面黏装式 (SMD)的贴焊引脚。且亦有"无引脚"却以零件封装体上特定的焊点,进行表面黏焊者,是为 Leadless 零件。
38Known Good Die (KGD)已知之良好芯片
IC
之芯片可称为ChipDie,完工的晶圆 (Wafer)上有许多芯片存在,其等品质有好有坏,继续经过寿命试验后 (Burn-in Test亦称老化试验),其已知电性良好的芯片称为 KGD不过KGD的定义相当分歧,即使同一公司对不同产品或同一产品又有不同客户时,其定义也都难以一致。一种代表性说法是:「某种芯片经老化与电测后而有良好的电性品质,续经封装与组装之量产一年以上,仍能维持其良率在99. 5%以上者,这种芯片方可称KGD」。
39
Lead Frame 脚架
各种有密封主体及多只引脚的电子组件,如集成电路器(IC),网状电阻器或简单的二极管三极体等,其主体与各引脚在封装前所暂时固定的金属架,称成 Lead Frame。此词亦被称为定架或脚架。其封装过程是将中心部份的芯片(Die,或 Chip 芯片),以其背面的金层或银层,利用高温熔接法与脚架中心的镀金层加以固定,称为 Die Bond。再另金线或铝线从已牢固的芯片与各引脚之间予以打线连通,称为 Lead Bond。然后再将整个主体以塑料或陶瓷予以封牢,并剪去脚架外框,及进一步弯脚成形,即可得到所需的组件。故知"脚架"在电子封装